いわゆるバイパスコンデンサです。パスコンばかり注目されますが、実はデカップリングこそ大事です。 やたらパスコンをべたべた落としいる回路をよく見かけます。 これには百害があります。この手の設計は単独では動作しても回路が多くなり複雑になってくると破綻をきたし、手に負えなくなります。 各回路のパスコンは独立してその回路のみで動作するようにし、回路間はデカップリングとして抵抗、コイルなどで分離することが大原則です。 パスコン同士を分離しないで使用した場合はどうなるでしょう？。本来その回路での動作電流がＣ１のみに流れるはずが、 図のように遙か離れた別回路のパスコンＣ２に流れ出すことになるのです。

遙か離れたところへ動作電流が遠征した場合、その間にある電線、アースをその回路の動作電流が流れることになり他の回路に影響します。 また動作電流が電線、パターンを通るため高周波がそこから輻射されたりして、隣接した線、パターンに接続された回路にも影響を及ぼします。

デカップリングとして例えばＲに１００Ωを入れて、パスコンのインピーダンスが１Ωとすれば、 １Ω／１００Ωで分圧された事になるのでデカップリングの効果は40dB期待できます。 なければパスコンが２つ並列でパスコンとしての効果としては6dBUPですが、 この間を双方の動作電流が流れるために弊害が出ることになります。

デカップリングとしては抵抗の方がコイルに対してＤＣまでの動作が期待できますし安く上がります。 電圧が下がっても問題ないところは印加電圧の１割程度の電圧降下が目安です。 このあたりの処理を見れば、設計者のレベルが一目でわかるものです。 ノイズや回り込みを落とすためにビーズコアなどを線材に入れたりするのも、原理的には同じ事です。 ところでデジタル回路ではノイズを落とすためにパスコンをＩＣ毎にべたべた落とします。 今まで述べた原則からはずれています。電源ラインのインピーダンスを落としノイズを落とすためらしいですが、デジタル回路全体にノイズ電流が流れ、 ノイズ源と化してしまいます。また電圧降下も嫌います。高周波の技術者にとってはデジタル回路は目の敵となり、 デジタル屋さんとはよく喧嘩する事になるのです。（デジタル回路も自分で設計してしまえば喧嘩にはならないのですが）　

仕方がないのでこんな回路は主電源からコイルで分離し、アースやパターン、配置を分離する事になります。 アナログ回路とのインターフェースについては、またの機会に述べたいと思います。

３端子レギュレーターは便利です。楽に定電圧が得られます。しかしこれも使用方法に注意が必要です。
忘れてはいけないのが入力端子の処理です。高周波のパスコンはみなさん忘れないのですが、３端子の内部回路でのゲインは非常に高く、 主電源から遠くなると（インピーダンスを持つ）、2-300KHzの高い周波数で発振する事がよくあります。

2-300KHzで発振しても傍目にはわかりません。高周波回路の出力などを見たときに、なんだか離れたところにスプリアスが見つかります。 あるメーカーは0.33uF以上を推奨していましたが、温度、バラつきを考えると1uF以上のコンデンサを入力端子のすぐそばに入れましょう。 

アマチュアの設計ではバターワースフィルター(ワグナー）がよく見られますが、これに一言。

バターワースはなるほど基本のフィルターですが、実際の設計において、特に高周波回路ではフィルター特性の切れが悪いため稀にしか使用されません。 また設計基本になるカットオフ周波数ではすでに3dB落ちとなります。

3dBといえば電力で1/2。せっかくパワーを出してここで落ちてしまってはもったいない。 落ちないためにはもっと通過周波数からカットオフ周波数を離す事になるのですが、このためますます切れが悪くなります。

通常ここはチェビシェフ特性または連立チェビシェフ（エリピティック）フィルターを使うことになります。
バターワースが同特性のフィルターを重ねるのに対し、違うカットオフ周波数のフィルターを重ねて、 その位相特性の組み合わせから特性の肩付近を持ち上げるような形になります。 帯域内にそのためのリップル（うねり）がでますが、カットオフ周波数ではリップルの減衰量で計算するため設計がしやすく用途に応じてリップル量を変えて （減衰特性が変化する）段数を変えます。リップル＝帯域内ＳＷＲとなります。

連立チェビシェフの場合は急峻な特性が得られやすいですが、減衰域に跳ね返りが生じます。 このため保証減衰量を考慮に入れます。またリップルを多くとったり、あまりに急峻な特性は計算上は可能でも、定数の実現性、再現性が悪くなります。
使用部品はチェビシェフではバターワースと同じ、連立チェビシェフで１段当たりＣが１個多くなるだけです。 また連立チェビシェフの場合は無限減衰極ができるため、意図的にこの極周波数を２倍、３倍の高調波に当てることにより、 スプリアスの減衰を大きく得ることもできます。一般にフィルターの構成はＴ型、π型がありますが、 Ｌを使用するとコストが高くなるため、 同じ特性を得るのであればＬＰＦではπ型、ＨＰＦではＴ型がコストの面で断然有利となります。
ちょっと計算がややこしいが、参考書に設計表が出ていたりするので挑戦してみましょう。これだけで１ランク上がります。

またフィルターはその減衰帯域において、ショート型、オープン型があり違うタイプのフィルターを重ねる場合、 例えばショート型のものを重ねても思う様な減衰特性は得られません。ショート − オープン　−　ショートと交互にすべきです。このあたりはパスコンやノイズフィルターでの効果的な使用方法と話が共通します。
低周波域ではまた話が異なり、位相特性、過渡応答特性を問題にする事が多く、ベッセル（トムソン）やバターワースを使う機会も多くなります。 

オペアンプは非常に便利である。設計しやすいし、設計した通りに利得が決まり、確実に動作する。
原理、動作は参考本を参照いただくとして、あまり本などで書かれていない事に付いて。

以前ＣＱ誌である執筆者が、オペアンプを単電源で使う方法について参考書に書かれてなく苦労した旨の記事があった。 ちょっと記事におかしな所が有るのだが実際に＋−の両電源が用意されている場合は稀であるし、 設計を始めた人たちが最初につまづく所の一つでもある。
単電源で使う場合は反転または非反転の入力にバイアスを加える。 加える方法を一言で言えば、出力電圧がその振幅を最大限に利用できるようにする事である。 動作原理が分かっていると、直流的な定常動作を考えてすぐに算出できると思う。 低周波のアンプなどを組む時には、加える電源電圧の約１／２になるよう設定する。 約と書いたのには訳が有って種類によっても変わってくるからである。最大限の出力振幅を使わないのであれば、1/2でＯＫである。

オペアンプの電源電圧によるリミッターはよく用いられるが、結構細かく合わさないと波形上下のリミッター点が変わってしまう。 出力側の電圧の最大および最小はものによっても変わってくる。内部の等価回路はトランジスタであるから、 その接合電圧のために最大、最小電圧を減算しなけれならない。（このあたりはデータシートを見るとわかる） 単電源用のものと、両電源用のものとでは異なるのである。
ついでに言えば単電源用のものは、内部がＰＮＰ入力であるから入力電圧は0V付近まで使用可能であるが、 スルーレートが低いので高い周波数には適さない。オシロなどでリミッタ出力の立ち上がり方を見ると明らかな差が出る。

通常オペアンプは、入力側の使用可能な電圧範囲は出力側より少し狭いから、オペアンプの電源電圧でリミッターを組んだ後、 フィルターのアンプにはそのまま入力してはならない。かならず分圧する。この場合入力可能な範囲を超えると、 ２段目の出力にはリミッター域に奇妙な折り返し現象が生じる。
またオペアンプの出力側の負荷が容量性（ＬＰＦアンプなどは高い周波数域でそうなる）になると、 リミッタ時に出力がその容量に引っ張られて振幅が変な具合に伸びてしまう事がある。 （リミッター域はオペアンプの動作が限界に達してフィードバックに制限を生じ、出力インピーダンスが上がってしまう）
この場合は出力側の負荷を故意に重くして解決する（具体的には、出力端子に負担にならない程度の抵抗を挿入する）

コスト低減と安定性を上げる設計方法として一案。ＴＲの低周波アンプをオペアンプの回路に置き換えてしまう。 オフセット電流とＮＦに注意して、オペアンプ回路周辺の抵抗の定数をできるだけ高抵抗にて設計する。
こうすれば、低周波信号のカップリングのためのコンデンサは小容量ですむことになり、電解コンデンサを必要としなくなる。 コストが下がる、 スペースも少なくて済む、極性を考える必要もなくなる。電解コンデンサは温度特性、 tanδが良くないから変えることにより安定性も上がるのである。 総部品点数も減る。 

バンド毎のフィルターや、送受の回路切り替えにダイオードスイッチがよく使われる。 しかしダイオードスイッチはそのＯＦＦ時には完全に切り離すことができなくて漏れが生じる。これがアイソレーションと呼ばれる。 このアイソレーションはダイオードがＯＦＦした時の容量が主原因である。主原因と書いたのは他にも悪化させる原因がいくつか有るためだが、 今回はこの容量の話とする。

アイソレーションを良くするには、まずこの逆方向電圧の印加時に容量の少ないダイオードを選ぶ事、 もちろん順方向の動作抵抗はスイッチの損失になるから低い物を選ぶし、順方向電流は充分流すこと。 逆方向の電圧を高くして動作時の容量を低くする。

この容量の低い物を用いて逆電圧を上げたとしても、そのアイソレーションは実はあまり良くない。 容量と信号ラインのインピーダンスから、どれだけアイソレーションが取れるか簡単でいいから計算してみるといい。 例えば10MHzで1PFであればＣのインピーダンスは約16Ｋ、信号ラインが50Ωとすれば、50/16K＝1/320であるから約50dBである。 0.5PFになったとしよう。改善度は2倍、結果は56dBである。それではと２個直列にしてもここから6dB改善されて62dBである。

周波数が高く、信号ラインのインピーダンスが高くなればなるほどこのアイソレーションが下がってくる。
しかし例えばＩＦのフィルターなどの切り替えは、その帯域外の減衰量が60dB以上、80dB以上となってくるため、 このスイッチはそれ以上のアイソレーションを確保しなければならない。こんな時はどうするか。
以前に述べたショート　−　オープン　−　ショート（今回はその逆）を思い出して欲しい。 すなわちダイオードＳＷをOFF、ON 、（OFF）の順に並べるのである。
OFFの容量の後に、低いインピーダンスでショートして分圧比を上げ、さらに切ってもいい。 格段にアイソレーションが上がる。しかしこの方法は結構手間である。回路が複雑でコストも場所も必要である。 少しぐらい損失が増えてもいい、もっと簡単な方法はないだろうか？

ダイオードを２個直列にする。（1ＰＦ程度のものとして考える。）このままではダイオード２つで、50dB＋6dB＝約56dBしかアイソレーションがない。
ダイオード２つの中間に、ＯＮ時の信号ラインのインピーダンスに負担にならない程度の容量をアースとの間に入れてみる。 例えば50PF（インピーダンス　10MHzで320Ω）を入れてみる。そうすると最初のダイオードとこの50PFによる分圧は1/（1+50）で　1/51、 さらに２段目のダイオードで50Ω/16K=1/320、結果として1/16320で80dB以上になる。 たった１個のコンデンサを追加するだけで、30dB近くのアイソレーションが改善されるのである。バイアス的に工夫をして抵抗にして入れる場合もある。

ダイオードによる検波はあらゆる所で使われている。いわゆる検波効率や使う上での注意について。

ＡＭの復調回路、ＡＧＣ電圧の検出などで使用する場合、検波効率とその動作レベルについて考えてみる。
この場合に使用するダイオードは以前に説明した速度の遅いものは駄目で、入力される周波数に応答する速いものが必要である。 ダイオードには接合電圧が存在するからこの接合電圧を越えるまでは整流動作をしない。 したがって接合電圧の低いもの、ゲルマニウムダイオードやショットキーダイオードを用いる。

またこの電圧を越えてやっと整流を始めるから立ち上がり歪みを生じ、歪率が高くなる。 歪率を低くするための動作レベルとしてはダイオードへの高周波入力レベルは高いほど良い。 そしてダイオードの先、負荷側は高いインピーダンスで受けできるだけ検波効率を上げるべきである。 もう一つ、検波する信号源に対してダイオードより先の負荷インピーダンスが低いとどうなるか。 整合電圧に達しない、または逆電圧の時と整流時とでは信号源への負荷が変化してしまう。 すなわち非直線性の負荷により元信号が歪んでしまうのである。
このため検波回路自身はできるだけ高インピーダンスで設計しカップリングを少なくするとともに、信号源出力の電圧を高く、 インピーダンスを下げる工夫が必要になる。具体的には検波元の出力インピーダンスを低くするため、 高電圧をフォロワーで受けるなどするのである。通常ＡＧＣの検出もほぼ同じ場所で行うから、これも同じ様な注意が必要である。

整流型のパワー計では入力したパワーをダイオード検波してメーターを振らせている。
この場合にはこの検出回路のダイオードの影響で高調波を出すことが多い。 アッテネーターで数十dB落としてスペアナなどで見る場合と違い、パワー計との間に方向性結合器、 あるいは数十dB落とす分岐回路を設けて送信機のスプリアスを見ようとすると、このパワー計の検出回路が原因で高調波が発生する。
またメーターはなくても気を付けなければない場合がある。以前にあるメーカーのダミーロードを使って送信機との間に分岐を入れ、 スペアナで見た時に高調波が発生した。見た目はなにも付いてなくて、抵抗と放熱フィンだけだのだが、 どうも他のモデルとの共用化のためにフィンの中に検出回路が埋め込まれているらしい。 その他高入力によるスペアナ自身の飽和にも注意することはもちろんである。

送信機のパワー、ＳＷＲを検出し、ALC、パワー制御するために20-30dB程度のカップラを使う。 これもこの先に接続されるダイオード検波の影響による歪み、高調波が発生する。 やはりできるだけ高いインピーダンスと検波効率、少ないカップリングで設計することが必要である。
また低い電圧でパワーの制御を行った場合、温度による接合電圧の変動で検出電圧が大きく変わるので、 パワー変動の原因となる。 この高調波を避けるためにＬＰＦなどの前でパワー検出を入れることも考えられるが、 ＬＰＦによりＳＷＲが立ってしまったり、アンテナ端での検出でないために、やはりできるだけ高調波の出ない様にして、アンテナ端に入れるべきである。

高インピーダンスの設計の場合、平滑コンデンサの容量に注意する事、時定数が大きいと音声などのエンベロープに追随しなくなって歪み （Diagonal clipping)となったり、応答特性が悪くなる　 ここの定数は負荷全体のインピーダンスがわかれば　ｆ＝１／（２πＣＲ）で計算できる。 周波数にもよるが455KHzでも数百PFで充分なことが多い。逆に数千PFが必要な定数であれば信号源に負担になり問題になることも多い。

CRによる時定数はよく使用される。CとRの組み合わせにより、微分、積分の回路となる。 カットオフの周波数の範囲では（微分では以下、積分では以上）動作的には数学の微積分そのものの動作となる。 その充放電の時定数はｔ＝CRであらわされる。また周波数的には3dB落ちのカットオフ周波数は１／（２＊π＊CR）で表される。 この時入出力のインピーダンス（抵抗）を考慮に入れなければならない。

この時定数の基本回路は一般に入出力とグランド間にCRを入れた回路で表される。 またそうでなければならないと思っている人がいるが、別にグランドでなくても電源（グランドと等価）であってもよい。 電源のインピーダンスが低く、CRの時定数が電源に負担にならなければいいのである。 動作的には充電と放電が入れ替わるが、時定数としては同じである。 また場合によりグランドではなく電源の方が動作的には都合のいい場合がある。 例えば充電される電圧が＋電圧から−電圧に変化する場合、電解コンデンサは＋側の高い電圧からの時定数とすれば、極性に問題はなくなる。

トランシーバーなどでは送信と受信が切り替わり、送信時のみ動作する回路、受信時のみ動作する回路がある。 たとえばAGC、スケルチ、ノイズブランカの時定数は受信時、ALCは送信時、その他のミュートである。これらが送受信で切り替わるとき、 その動作において立ち上がりを考慮したとき、最初から充電しておいて欲しい（ある程度電圧が必要）回路、 あるいはすぐ放電して欲しい回路（早く立ち下がって欲しい）がある。この時グランドとの間での時定数を組んでいた場合はどうなるか。 たとえば受信用の電圧が立ち上がってから、の電圧により回路の動作が始まり、 それでCに充電するなどといった場合はその時定数により立ち上がりがかなり遅れてしまう。 立下りも放電するまでの間しばらく電圧が残っている。例として、切り替わり時にノイズを出したり、頭切れしたりするのである。

こんな時はCをグランドではなく送受信用の電源との間に接続して時定数とする。 こうすればCの＋側は受信電源電圧で動作するから、この間との充放電となり切り替わり時にいきなり高い電圧側からスタートし、 やがて充電されて電圧が下がってくる。終了時はこの充電された電圧分だけいきなり受信電圧と同時に下がる。 このために立ち上がり、立下りが非常に速くなる場合がある。 過渡的な現象を考慮し、同期させて動作させてやればいいのである。

ＦＭ送信機のIDC回路や、スピーチプロセッサーなどでよくダイオードやOPAMPによるAF型のリミッターが用いられる。 今回は信号にリミッターをかけた後の処理について考えてみる。

信号にリミッターがかかると、生じた高調波はＦＭモードにおいては占有帯域幅が広がる原因となる。 ＳＳＢでは後のＩＦフィルターを通過するために帯域制限という意味では必要ないが、 BMに入ると高調波の組み合わせによりいろいろの成分が生じるためにやはりＬＰＦが必要である。 ＦＭモードでは前段でプリエンファシスがかかってあるために、高調波が問題になる低域成分がある程度抑えられてあるので歪みに対しては有利である。

リミッティング後の低域通過特性について。
リミッタレベルにおいては波形は横一直線である。これは短時間ではあるがＤＣ（直流）と等価である。 リミッティング後の通過特性において充分に低域を通過させないとこのＤＣ成分(特に低い周波数） は通過できない。
すなわち本来のレベルから次第に波形の中心レベルに向かって下がってくる。 その後入力波形の＋−が反転すると今度は下がったところから、 同じレベルだけ変移するため （上下のリミッタレベル間の電位差）Ｐ−Ｐの波形振幅が大きくなる。サグと呼ばれている現象である。 これは特に低い周波数に対して影響が大きい。 リミッタ後はできるだけ低域通過特性を伸ばすことである。 ＡＦのパワーアンプにおいて大きな出力を出してアンプにリミッタがかかったとき、出力への結合容量が不足しているときにも同様の現象が起きる

またリミッタ通過後のＬＰＦであるが過渡応答の特性について考える必要がある。 たとえば正弦波がリミッタを通過するとその振幅の上下がリミッタのために切り取られる。 高調波はここで発生するのであるが、入力される波形がリミッタレベルに対して大きくなっていくと立ち上がり、下がりの傾斜が次第に急になり矩形波に近づいてくる。 リミッタされた波形がＬＰＦを通過すると肩部分（高い周波数成分）が丸くなるのであるが、 その群遅延特性のために波形のオーバーシュート、 その後のレベルの減衰振動を生じる。
リミッタレベルで振幅制限したはずであるが、波形の立ち上がり下がりの部分でそのレベルより高い振幅となって現れるのである。 これは入力レベルや傾斜にもよるのであるが、当初のリミッタレベルに対して2-5割にも達する。 一般にはOPAMPなどのＬＰＦで構成されることが多いが、群遅延特性からみるとＬＰＦの形式としては、ベッセル＜バターワース＜チェビシェフとなる。 ところが特性の面からみるとこれとは逆で、群遅延特性の良いベッセルフィルターなどは肩特性がなだらかなためにあまり用いられない。 一般に採用される帯域外の減衰特性（帯域制限に有利）のいいチェビシェフ型ではこの特性が良くない。
例として、ＦＭモードにおいては最大周波数変移が決まっている。 ＶＨＦで一般的な＋−5KHzの最大周波数変移の無線機においては MICに大きなレベルを入れたときに最大周波数変移を＋−4.3KHz程度に調整する （ＣＴＣＳＳトーンによる変移増加を考慮している）。しかし本来のリミッティングレベルはこれよりはかなり下である。 変調度が60-70％のレベルがリミッティングレベルになってしまい、本来の周波数変移量を生かし切れないのである。

少し余談になるが、ＦＭ送信時の標準変調は一般には60%（+-5KHzDEVなら+-3KHz）で行われる。 ところが日本の検定やJAIA測定法においては70%変調（+-5KHzDEVなら+-3.5KHz)である。 このレベルはリミッティングレベルにかかるか超えてしまうために歪率が非常に高くなる。

フィルターの項でバターワースの不利な事を説明した。実際にどの程度なのか実例で検証してみよう。

ちょっと図が小さくなって見えにくいと思うが勘弁してほしい。 実際に各形式にて10MHzの５次ＬＰＦ（または３次の２段）を設計し、それをあるシミュレーターにかけてみたのが下記の図である。 バターワースのみ10MHzで-3dB、他は-0.2dB（SWR1.5程度）で設計してある。
左側は1-100MHzの周波数特性　赤い曲線が1dB/DIV、青い曲線が10dB/DIVである。
右側は入力から見たインピーダンス特性　（ちょうど真ん中がSWR=1）　　8-10MHzの帯域のインピーダンス特性

１番上は通常アマチュアの設計でよく見られる、３次のバターワース（Ｃ−Ｌ−Ｃのπ型）を２段重ねたもの
２番目は５次のバターワースとして設計したもの　(10MHzで-3dBになっているのがわかる）
３番目はリップル0.2dBの５次チェビシェフ　（10MHzにて-0.2dB）
４番目は２つの無限減衰極を持つ５次エリピティック（連立チェビシェフ）
エリピティックLPFは減衰量と傾斜の両方がパラメータになるために、40dB程度の保証減衰量を取ってみた。
これを大きく取ると傾斜が緩くなる。

エリピティックが非常に切れのいいことがよくわかるであろう。 この減衰極を２倍、３倍の高調波に当たるように微調すれば減衰量の少なさがある程度カバーできると思う。
他のフィルターに対してＣが２個多いだけである。しかし設計が少し難しいこと。２個のＬに違う定数が必要なこと。素子の誤差、Ｑの影響を受けやすい事などがある。

バターワース５次とチェビシェフは少しだけチェビシェフが良いぐらいであろうか。 しかし肩特性を見るとチェビシェフが10MHzまで使えるのに対して、バターワースの方は7-8MHzぐらいの帯域のフィルターとしてしか使えない。 ３次の２段は徐々に落ちているのが見える。 バターワースの設計周波数を下げて使用する周波数を通過特性に合わせると、グラフから２倍の高調波はチェビシェフ約38dB 　 バターワース３次ｘ２が約25dB　バターワース５次は約20dB程度にしかならない。 さらに帯域内のＳＷＲ特性をみればどれがいいかは歴然である。しかもこの３者では使用している素子の数（Ｌ２個、Ｃ３個）は変わらないのである。

チェビシェフやエリピティックは設計リップル量を大きく取ると傾斜も急になるが、素子そのものの影響を受けやすいため、少な目に設計することがこつである。 とはいえ帯域の周波数特性、および帯域内のインピーダンス特性はバターワースに比べると圧倒的に有利なので、 群遅延などが問題にならない高周波出力のフィルターなどはチェビシェフやエリピティックフィルターがよく使われる。

時折りバターワースなどを変形し、Ｌに並列にＣを入れて極周波数を意図的に作った、エリピティックもどきのFILTERを見かけることがある。 しかしこれらのFILTER特性はきちんと設計されたものに比べて、周波数特性、帯域内特性ともに到底及ばない。 さらにリップルが大きくなったり、減衰域の山がそろわなかったりしている。 連立チェビシェフ特性がきちんと設計され、再現されているかどうかは、これらリップルと減衰域の特性を見るとある程度わかる。

Butterworth 3次
２段

10MHzで設計した３次フィルターを２段重ね
10MHzですでに約4.5dB落ち

Butterworth ５次

10MHzで-3dB

Chebyshev ５次

リップル　0.2dB 　

Ellipitic ５次

リップル　0.2dB
減衰量 約43dB

インピーダンス変換は、例えば増幅回路の入出力のインピーダンス変換など、高周波回路のいろいろの場面で用いられている。
コイルのタップによる変換は良く知られているところである。 例えば巻き数比１：Ｎのコイルやタップは　電圧比はＮ倍、インピーダンス比１：Ｎ＾２　になるのであるが、適当な比を持ったコイルがなかったりする。 このためにコイルを巻き直したり、別のコイルを探すことになる。
しかし あまり知られていないために見ることが少ないが、このコイルの同調コンデンサ側によるインピーダンス変換（タップと同等）を利用することができ、 比較的自由に変換ができる。

同調コイルのＬとＣが決まれば、Ｃを２つに分割し直列接続とする。この２つの直列Ｃによる合成容量が元の同調容量である。 さらに変換したいインピーダンス比でこの２つのＣの比を決定する。
例えば元の同調容量が１００ＰＦであった場合に、１：３で比を取りたいとしよう。 ２つのＣの合成容量は約１００ＰＦ、この２つのＣの容量比は１：（３−１）で２倍とすればよい。 細かい計算は省略するが、結果としては１５０ＰＦと３００ＰＦに分割すればよい。容量の大きい方の端子間が求める低いインピーダンスである。 計算で１を引いたのは２つのＣの端子間のインピーダンスが容量比であるためである。（コイルの両端はＣ１個と２個合成の間のインピーダンス比となるため）

この方法を使うと比較的楽に変換ができる。 さらに例えば２つの同調コイル間を小容量のＣで結合する複同調回路などでは、容量が実現できないほど小さくなったり、 小さいために誤差が大きくなり、自由な値が選べない。 こんな時は上記の方法を使ってそれぞれの２個のグランド側を共通Ｃとして結合すれば実現しやすくなり、 この共通Ｃ（比較的大容量）を調整して結合度を決めることができる。 固定ＬやＣのフィルターの回路などにおいても、インピーダンスによってはＬやＣの値が使用する周波数において実用的でなかったりする。 ＢＰＦの様にＬＣの同調回路が含まれていれば、Ｃタップの方法で自由に変換し（昇圧、降圧）実現しやすいＬやＣの値を使ったりすることができるのである。

ただしこの方法はＬタップと比較すると直流的にはカットされるため、使用場所によっては不利なこともある。しかし逆に直流カットが利点になることもある。

最近は結構大出力のAFパワーアンプのＩＣが安価に手に入る。このＩＣを使う上での注意点について。

これらのＩＣの出力はＯＴＬとなっており、直流カットのコンデンサを通して直接に負荷のスピーカーが接続される。 ＩＣの出力インピーダンスは非常に低いから、低周波最大出力電力は負荷となるスピーカー、および電源電圧でほぼ決定されてしまう。
例えば12Vで使われるICでは、８Ω負荷であれば、無歪の最大出力電圧はP-P12V、実効値で約4Vであるから

Ｐ＝Ｅ＾２／Ｒ　＝　４＾２　／８　＝２　（Ｗ）　である

5VのＩＣであれば約0.35Wである。実際にはいわゆる無歪み最大出力（１０％歪み）は少し増えて約2.2-2.4Wぐらいであろうか。 出力を上げるには少し電圧を上げることと、負荷インピーダンスを下げればよい。４Ω負荷であれば出力は約２倍、２Ω負荷では４倍になる。 （どこまで負荷インピーダンスを下げられるかはICの能力による）

良く定格出力が出てこないという事で問題になることがある。しかしこの場合使用する側の問題であることが結構多い。 というのは負荷インピーダンスが非常に低いため、ジャックなどの接触抵抗や、スピーカーまでの線の抵抗などで思った以上に測定値を落とすことがある。 使用する側もそんなに簡単に影響するとは思っていないので細い線を使ったりする。
例えばSPジャックまでの線が数十cm程度で300mΩ有ったとしよう。ICの出力電圧はこの抵抗分を含めて負荷となる。 すなわち４Ωの負荷と３００mΩに出力電流が流れさらに分圧される。結果は出力電力が８６％に下がってしまう。これが１Ωもあれば36%も下がる。 スピーカーまでの出力には充分に太い線を使うべきである。

出力に入れるコンデンサは８Ω負荷だと470uF（カットオフは約40Hz）程度、　４Ωだと２倍の容量が必要になる。 この容量が少ないとサグ(sag)が出てきて、低域のDC成分に影響が出てくる。もう一つ、４Ωの負荷というのは非常に低いインピーダンスであるから、 使用するコンデンサもできれば低インピーダンスの物を選ぶ。

出力端子には高域の発振を抑えるためのCRがよく使用される。 さらに出力からスピーカまでの線はリターンのグランド側を含めて、専用にパターンや線で引くぐらいの配慮が必要である。 これが守られてない場合には出力波形に微少な発振が見られる場合がある。

これらのICはゲインも非常に高く、IC自身の雑音出力は入力インピーダンスでほぼ決まってしまう。 常に出力に雑音が伴う場合は問題は出ないが、送信時や、スケルチなどの無音状態、さらに受信信号の雑音抑圧状態時には、 値にして数mV以下ではあるがこのＩＣの内部雑音が結構大きく聞こえてくる。 これを下げるには入力インピーダンスをできるだけ下げることである。 AFパワーアンプの入力側には音量調整のＶＲが接続されてることが多いが、これを絞ったときには低インピーダンスになるために雑音も下がるために有効である。
しかし、送信時やスケルチ時にはVRの回しきりは期待できない。50KのＶＲなど使用すると常用域で相当の雑音が出る。 VRの抵抗値はできるだけ下げておき、さらに入力にＣを並列に入れて、耳障りな高域のノイズに対して落としてやることも多い。

12Vなどの電源電圧を直接使用しているために、電源変動により雑音が出ることがある。 例えばSSB送信機などは送信時に音声に応じて電源電流が大きく変動している。 このための電圧降下により電源電圧が大きく変動し、この変動がAF ICの電源を通して出力に出てくる。またこのICの電源に入っている大容量の電解コン（パスコン）自体に蓄えられている電荷の移動が問題になることがある。 この対策のためには大きな容量のＬや、TRによるリップルフィルターなどを電源ラインにデカップリングとして挿入することになる。

測定器などで使う精度の良いものもあるが、精度はそんなに必要としないがゲインの調整や、 回路間の緩衝などの目的のために回路上のいろいろなところで使用される。
例えば良く知られているところでは、DBMの入出力などで緩衝用として使われている。 3dBのATTであれば、出力端では入力電力の-3dB、ここで出力側がどんなインピーダンスであっても（反射係数無限大）帰ってくるのは-3dBであるから計-6dBとなり、 入力側から見れば50%の反射係数（SWR=3）にしかならない。これが緩衝作用である。 良く3dBのものが使われるのは一般的に許容されるSWR=3に収まるからである。

形としてはπ型、Ｔ型があるがどちらも効果、動作は同じである。（周波数特性的には各エレメントに有利な抵抗値があるから違ってくる）、またＬ型が使用されることがある。 この場合はアンテナのインピーダンスにより減衰量が変化するのであるが、リレーの１回路のみでスルーとの切り替えができるため、簡単なところで良く用いられる。
大電力を通過させる際には、各エレメントにおける消費電力が違うし、分担は違ってくる。 大電力測定用のATTでは入力側の抵抗での消費電力が大きくなるから、使用する方向を決めて耐電力の分担をさせてある。 このため逆方向から大きな電力を入れると焼けることになる。

オートマチックアンテナチューナーなどでは、ATTを通過するように回路を切り替え、送信機に対して整合動作中のSWRを下げて動作の安定化をはかっている物もある。

ひとつだけ面白い使い方を紹介しよう。送信機とアンテナの間、アンテナ直下に送信機のパワーに耐えられる3dB程度のATTを入れる。 こうするとアンテナがどれだけインピーダンスが変化しようとSWR=3に収まる。 最近のTRを使った無調整の送信機は、だいたいSWR＝3以上では保護回路を動作させてパワーを大きく抑えてある。 そのままつなぐとSWRの高いアンテナではほとんどパワーが出ないが、この緩衝作用によりSWRを抑えると一応パワーは出るし、送信機も安泰である。 あとは出力側の整合条件で空中に放出される電力が決まることになる。当然アンテナのSWRが低い方が効率はいいわけであるが、 たとえどんなにSWRが悪くてもなにがしかのパワーが空中に出る。とにかく送信機からまずパワーを絞り出すことである。 この方法は意外と使える。敷地がなくてショートワイヤしか張れなくても簡単にオールバンド対応となる。 非常に非効率なわけで、嘘だと思われる方がいるかも知れないが、これに近い物が実際に実用されて市販されているものもある。

トランシーバーでは送受信の切り替えＳＷやＰＴＴ（Push To Talk）スイッチが必要である。送信時のみ動作する回路、受信時のみに動作する回路、常時動作が必要な回路がある。またダイオードＳＷなどで送受切り替え用の電圧が必要なために、受信回路用、送信回路用のそれぞれ安定化電源を作りそれらを一つのPTTSWなどで切り替える。しかし電源をOFFしても回路中の電解コンデンサなどにチャージされている電荷は残っている。OFFにされた回路自身が負荷になっていずれ放電されるが、切り替えた直後に急速に放電した後、ダイオードの接合電圧以下になると回路の動作自身が負荷にならなくなるために、そこから後は放電時間が極端に長くなる。早い切り替え時間が必要な場合、回路中の電解コンデンサをできるだけ小さくしたりする。大きなコンデンサが必要な回路で動作に問題がなければ、送受信には関係なく常時動作させる。また早く放電させるために意図的に放電用の抵抗（普段は無駄な抵抗？）を入れたり、OFF時に放電するための電源ショートＳＷ回路を入れたりする場合がある。

雑誌などで発表されている回路を見ていると、２つの回路を一つの接点にてON/OFFしているものが見受けられる。例えばPNPのオープンコレクタと、NPNオープンエミッタの回路を用いベースを共通として、極性の違いからどちらかがＯＮ、もう片方はOFFになっているといった回路である。これらの電圧が同時に出ないように立ち上がりに時定数を持たして遅らせたりする。
しかし一見うまく動作しているように見えていても、この回路は多くの場合大きな危険性を持っている。PNPでの回路はスイッチ動作である。ベース電圧がエミッタ（電源）より約0.6V以上下がれば動作し、コレクタには電圧が現れる。NPNはエミッタフォロワの回路である。ベース電圧から約0.6V低い電圧がエミッタに出力電圧として得られる。この回路では両ベースを同時に切り替えてやれば同時に電圧を出さないはずである。

PTT SWが理想的に完全なスイッチとして動作している時には問題はない。PNP/NPNのベース電圧は0Ｖとの間で瞬時に切り替わるからそれぞれの電源回路も瞬時に切り替わる。（コンデンサの電荷による放電時間の問題はある）　
しかしPTTSWの機械式接点は非常に不安定である。大電流で荒れた接点や、酸化が進んだ接点はチャタリングを発生したり、接点抵抗が半導通状態になったりする。 大電流で使用して痛んでいた接点を観測したことがあるが、時折半導通状態が数百mSecに及ぶことがあった。また半導体のSWを用いた場合、その電流値によっては完全にON状態にならないときがある。
このようなSWで上記の送受切り替えに用いた場合はたまらない。この半導通状態では、NPN側は状態に応じた電圧が出る。一方PNP側は少しの導通で完全にONしてしまうために、本来切り替わるはずの送受信回路の両方が同時に動作する状態が起きうる。送受信が同時に動作した場合、送信のハイパワーが受信回路に直接はいったり、無負荷状態になったりする。また送信と受信での共用回路が存在し、その前後は切り替えたりしているため、本来動作時にOFFした側の回路がアイソレーションとして働くはずであった物が、フィードバックのループが形成されてしまうために回路が発振状態になる。場合により破壊的状況となる。

このような不安定な接点に対しては、ただ一つのON/OFFのスイッチ回路を用い、その出力結果で上記の様な複数の切り替え回路を動作させるのである。このスイッチ回路もじわじわ型の物では問題が出るために、デジタルICや、コンパレータなどのスレッショルド電圧から急激に出力が反転する（ゲインが高い）回路を用いる事である。つまり複数回路の切り替えの前でON/OFFを完全に決定づけることである。またチャタリングの対策用に接点に時定数回路を用いる。

上記のような問題が出ないかどうか確かめる方法として、ＰＴＴの端子にVRを接続して高い抵抗値から徐々に低い抵抗値で落としてみると良い。切り替わるはずの両電圧が同時に出たりする場合は大問題である。徐々に落とし、ある抵抗値で瞬時に切り替わったり、どちらも動作しない領域が有る場合はOKである。どの程度の電圧／流出電流で切り替わるか確かめておくと良い。トランジスタSWなどをPTTに接続した場合にはその残留電圧やSINK電流値が問題になる場合が有るからである。また極端に接点電流が少ない場合はちょっとした漏れ電流で切り替わってしまうし、高周波が回り込みやすいから問題が出やすい。